SPI总线的Verilog电路设计

以VerilogHDL撰寫的SPI模組,data為32-bit,測試過可用

设计SPIMaster的Verilog代码，1个Master对应8个SpiSlave设备，来自Alterra官方，对我设计Spi接口的烧录器时的参考非常大，希望对大家有用。

用verilog语言实现一个简单的spi时序逻辑，代码风格简洁规范。

SPI协议的Verilog实现。并详细介绍了SPI协议的用法

自己用verilog写的SPI程序，可以用modelsim仿出波形

实现spislave收发从dsp获取读写指令，地址信息，写入数据到指定地址，或者读取地址数据发回dsp地址位宽可调整，每次读写一个byte数据游戏之作，希望大家喜欢

//Thisprogramisfreesoftware;youcanredistributeitand/ormodify//itunderthetermsoftheGNUGeneralPublicLi

SPI Slave接口，实现与外部控制器的接口。实现外部SPI口到逻辑内部寄存器模块接口的转换

用于SPI核的FIFO设计参考，编程语言为Verilog

verilog描述的spi，包括一个apb的上层的模块，经过自己手动验证，没有太多注释，介意请不要下载