用于SPI核的FIFO设计参考,编程语言为Verilog