verilog的spi时序加上uart模块

串口收发功能，用verilog语言写的，实用fifo作为缓存

uart串口通信verilog源码，包含测试程序，包括cpu收发数据的模拟，可用modelsim，ncsim等软件编译运行

UARTverilog仿真实现仿真功能实现

很好的UART的verilog代码，可以直接应用在FPGA之中

UART串行通信Verilog实现，带代码注释，便于维护和修改，亲测可用~~~

VerilogHDL既是一种行为描述语言，也是一种结构描述语言。即：描述电路功能行为的模型或描述元器件或较大部件互连的模型均可以用VerilogHDL实现。

LINUX下SPI转UART驱动源代码

基于Verilog语言的uart串口通信程序，压缩文件。

基于VerilogHDL的UART设计完整代码及testbench

本资源主要实现基于fpga的uart串口收发程序。可以直接应用。