用Verilog语言编写的多功能数字钟

该程序实现了基本的数字钟的显示功能。并且也实现了基本的清零功能。其他的调时，报时功能只要在程序中添加简单代码即可实现。

verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文件，可以直接下载到FPGA上运行显示，是电子线路测试实验的验收程序，扩展功能任意闹钟（手动设置时间）

l、能进行正常的时、分、秒计时功能，分别由6个数码显示24小时、60分钟的计数器显示。 2、能利用实验系统上的按钮实现“校时”、“校分”功能； （1）按下“SA”键时，计时器迅速递增，并按24小时循环

（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；（2）可以调节小时，分钟。（3）能够进行24小时和12小时的显示切换。（4）可以设置任意时刻闹钟，并且有开关闹钟功能。（5）有整点

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

文章中包含了使用VHDL语言编写的数字钟，含有分秒时 可以调秒调分调时 整点报时等模块

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技术。

我曾经传过一个相同的资源 但是当时由于慌张 传错了文件 在此向各位抱歉 这次是真正的课程设计报告书 包括电路图和数据分析 希望可以帮助需要的人

数字钟是采用数字电路实现对时,分,秒。数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟

数字逻辑课程设计VHDL多功能数字钟这个数字钟是我老师的设计，网上很难找到，但设计的很绝！已有设计报告1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2、设计精度要求为1秒（