创建基于Vivado的HDL设计文件
又是周末了,天气很不错,被文章压得喘不过气来,转换一下思路,写写关于Vivado的HDL设计文件的创建问题。创建HDL文件的目的是为下一步的设计创建环境。
用户评论
推荐下载
-
设计与验证Verilog HDL
设计与验证-VerilogHDL
14 2019-07-19 -
Verilog HDL数字系统设计
VerilogHDL数字系统设计相当好的讲义,可供初学者和有一定基础的人使用,非常有帮助
23 2020-01-11 -
Verilog HDL设计方法概述
从算法设计到硬线逻辑的实现\Verilog HDL设计方法概述
14 2020-07-29 -
黑金zynq_7010的vivado工程文件3
这是黑金的zynq-7010/7020的vivado工程源文件3,一共三部分,这是第三部分,请参考前面的资源,这是一些列资源文件
35 2019-02-11 -
黑金zynq_7010的vivado工程文件2
这是黑金的zynq-7010/7020的vivado工程源文件2,一共三部分,这是第二部分
37 2019-02-11 -
时间数字转换TDC的Vivado工程文件
基于XC7A35T Vivado工程文件
7 2023-01-16 -
基于Verilog HDL的举重比赛裁判逻辑
当A,B,C三路输入信号中,存在两个或三个都为高电平信号时,输出信号F才为高电平,验证成功。要求VerilogHDL语言进行描述、波形图进行验证
47 2020-06-03 -
基于verilog hdl的波形发生器
Verilog hdl based waveform generator
28 2019-06-25 -
基于Verilog HDL的FPGA电子表
1)功能描述:(1)使用LCD显示时间,显示格式为:时:分:秒:十分之一秒。(2)具有复位功能:当reset=0时,电子表清零,当reset=1时,电子表正常运行。(3)具有时间设定功能:使用两个按钮
58 2019-07-24 -
基于Verilog HDL的SD卡IP核
这分资源是用Verilog编写的SD卡IP核,有代码有工程
50 2019-07-25
暂无评论