电阻并联计数器

60进制计数器

10进制计数器

基于Multisim的30进制计数器，用了74ls90来实现，电路相对比较简单，适合新手学习

FPGA的应用，设计计数器，采用时钟控制

利用定时器，每秒计数一次，并可通过外部中断停止和开启

项目中自用的，同一个id半小时内重复访问不记数，时间应该都会改，百度一下就出来~~~

本例子应用图片来显示网站访问量,这样可以美化网站界面，从而吸引更多的用户。

数字钟的秒计数，在seg上显示，平台是xilinx14.5，板子是basys2

本系统以89S52和FPGA为控制核心，结合等精度测量法的基本思想，通过比较器Max912对信号的整形，实现了对正弦信号频率、周期的测量。通过计数法实现了信号相位的测量。针对不同幅度的正弦信号，采用宽

数字逻辑与数字系统实验——模100计数器