用Verilog HDL 语言实现的4位全加器的代码 只是作为一个练习,有什么指教可以发邮件给我