基于赛灵思FPGA的数字频域干扰抵消器
直放站在现代通信系统中是必不可少的,但是如果直放站的收发天线隔离度不够,整机增益偏大时,输出信号经延时后反馈到输入端,会使直放站输出信号发生严重失真产生自激。在无线通信系统的同频直放站中,为了减小产品体积以及缩短建站成本,收发天线常常放置在一起(或距离很近)。
用户评论
推荐下载
-
赛灵思公司新出的ISE11的破解方法
赛灵思公司新出的ISE11的破解方法详细见readme
20 2019-07-18 -
赛灵思XilinxISEDesignSuite10.1RegietrID注册码
赛灵思XilinxISEDesignSuite10.1RegietrID(注册码)有两个
25 2019-05-04 -
赛灵思XC4VFX100数据手册
产品分类集成电路(IC)>>嵌入式-FPGA(现场可编程门阵列)标准包装24系列Virtex®-4FXLAB/CLB数10544逻辑元件/单元数94896RAM位总计6930432输入/输
14 2020-06-09 -
赛灵思2017北京开发者大会资料
赛灵思开发者大会 2017年10月19日 会议全部PPT讲义 包括嵌入式软件,应用软件,硬件开发三部分。内容,新颖,前瞻,权威,值得参考。
38 2018-12-25 -
赛灵思A7系列产品选型指南
本资源手册为您提供赛灵思A7系列产品的详细选型信息。包括A7 FPGA的功能特性、性能指标和应用场景等方面的介绍,旨在帮助您更好地选择合适的A7系列产品。本手册主要以A7 FPGA为核心进行内容的编写
11 2023-07-08 -
赛灵思发布数字前端设计加快3GPP LTE射频开发
赛灵思公司(Xilinx, Inc. )日前宣布推出优化的完整数字前端(DFE)设计,帮助设计人员实现更快速、低成本3GPP LTE无线通信系统的开发。这是专门针对高性能3GPP LTE射频应用的业界
9 2021-04-19 -
基于FPGA的数字频率计DDS的VHDL设计
数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的,具有快速处理的能力。
20 2019-02-28 -
基于FPGA的数字频率计的设计与实现
基于FPGA的数字频率计的设计与实现pdf文档
18 2019-03-02 -
基于FPGA的数字频率计的源代码.docx
一种基于FPGA的数字频率计,基于QuartusII软件编译,代码较多近30页,有主模块、显示模块,做出了显示功能,大家下载观看时需好好参详,可为电子设计大赛做一个初步学习
10 2020-05-14 -
直接数字频率合成DDS的FPGA实现
FPGA implementation of direct digital frequency synthesis (DDS)
23 2019-06-27
暂无评论