本设计基于FPGA技术在Altera公司的DEl开发平台进行开发,设计中需要大量进行实时图像处理,波形处理,以及多个进程的并行处理,对处理器的性能要求比较高,而基于Altera NiosII可以很好地满足算法的速度和精度的双重要求。同时丰富的IP盒可供直接使用,方便高效。在设计构架过程中,需要将Avalon总线上各个IP的时序进行综合,方便FPGA处理器进行处理,避免错误和损失。同时,如何提高导盲系统的鲁棒性也是一个值得解决的有意义的工作。