结合高速嵌入式数据采集系统,提出一种基于CvcloneIIIFPGA实现的异步FIFO和锁相环(PLL)结构来实现高速缓存,该结构可成倍提高数据流通速率,增加数据采集系统的实时性。