EDA/PLD中的基于FPGA+DSP的雷达高速数据采集系统的实现
用户评论
推荐下载
-
EDA PLD中的基于FPGA的并行扫频DDS的实现
DDS同 DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、
8 2020-10-28 -
EDA PLD中的基于FPGA的模拟信号波形的实现
1 引言 波形发生器已经广泛的应用在通信、控制、测量等各个领域,如锯齿波、正弦波、方波等波形常用于电路的设计与调试。随着电子技术的迅猛发展,数字化正逐渐地成为电子产业的发展趋势,各公司都将自己的产
19 2020-11-06 -
基于FPGA控制的高速数据采集系统设计与实现
基于FPGA控制的高速数据采集系统设计与实现高速高精度A/D转换芯片、高性能FPGA、PC/总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥
31 2019-06-04 -
EDA PLD中的基于CPLD和ISA总线的数据采集系统设计
摘要:介绍一种基于复杂可编程逻辑器件(CPLD)的数据采集系统,并给出详细的设计方案。计算机通过ISA总线实现与数据采集系统的指令和数据传输。通过VHDL编程实现CPLD对12位串行模数转换器ADS7
19 2020-11-09 -
EDA PLD中的基于SOPC的数据采集与处理系统设计
摘 要:基于矿井地震勘探中对数据采集与处理的高性能要求,本文采用SOPC (可编程片上系统)技术设计了多通道数据采集与处理系统。系统采用24位模数转换芯片实现高精度数据采集;利用FPGA可并行运算的特
10 2020-11-06 -
EDA PLD中的基于高速帧同步和相位模糊估计的方法及其FPGA实现
0 引 言 数字通信中的消息数字流总是用若干码元组成一个“字”,又用若干“字”组成一“句”。因此,在接收这些数字流时,同样也必须知道这些“字”、“句”的起止时刻,在接收端产生与“字”、“句”起止时
13 2020-11-09 -
EDA PLD中的基于FPGA CPLD设计与实现UART
摘 要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;V
20 2020-12-12 -
EDA PLD中的FPGA高速收发器设计原则
高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将
14 2020-11-08 -
EDA PLD中的LS码及其FPGA的实现
0 引 言 众所周知,在二元域、有限域以及复数域都不存在理想的地址码,如m序列、Gold序列以及Walsh码的相关性都不理想,这使得采用传统扩频码的CDMA系统是一个自干扰系统,需要采用联合检测技
14 2020-11-10 -
EDA PLD中的浮点LMS算法的FPGA实现
引言 LMS(最小均方)算法因其收敛速度快及算法实现简单等特点在自适应滤波器、自适应天线阵技术等领域得到了十分广泛的应用。为了发挥算法的最佳性能,必须采用具有大动态范围及运算精度的浮点运算,而浮点
5 2020-12-17
暂无评论