高速率低延时Viterbi译码器的设计与实现
在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每ACS增加2~5 LUT;再结合其他Viterbi译码器优化算法,如分支度量一次计算,每ACS查找——即4选1等措施,实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。
用户评论
推荐下载
-
海明码的编码器与译码器
基于VHDL的海明码的编码与译码,文章提出了一种新的基于VHDL语言的汉明码的编码和译码的实现方法。在介绍汉明码编码和译码原理的基础上,给出了基于VHDL实现的源程序,并通过QuartusII软件进行
23 2019-05-15 -
FPGA_ASIC卷积码的Viterbi高速译码方案
如何应用FPGA实现高速的卷积码译码方案
20 2019-09-25 -
EDA编码器和译码器的设计
eda课设1,编码器和译码器的设计,如需要,请使用
16 2019-09-14 -
用FPGA实现汉明译码器
用VHDL语言实现汉明编码,在FPGA平台上
42 2019-09-17 -
VHDL实现3_8译码器
此工程实现了3-8译码器的编译与封装!编译的过程中未出现错误和警告,欢迎使用!
18 2018-12-16 -
LDPC译码器的ImpulseC编程设计
LDPC译码器的ImpulseC编程设计
11 2019-03-08 -
VHDL行为级描述的译码器设计
标准的2-4线译码器VHDL语言行为级描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证明准确无误。
16 2019-07-11 -
七段译码器的设计实验
用verilog语言写的七段译码器的实验,尽管代码挺简洁的,但用处很大,对学习数字逻辑电路的同学很有帮助。
21 2019-07-11 -
RS204188译码器的设计verilog
RS(204,188)译码器设计verilog仿真功能实现
58 2019-05-13 -
基于FPGA的Turbo译码器设计.pdf
2008《嵌入式技术》期刊上找到的资料, 关于“基于FPGA的Turbo译码器设计”
10 2021-04-17
暂无评论