多功能数字钟线路图

多功能数字钟是学习数字电路必做的实验，经过学习整理，这份实验指导详尽的介绍了饰演的原理、内容，还把实验中的代码分模块的卸载了文件夹中

基于51单片机的多功能数字钟，带源程序和protues电路仿真

基于VerilogHDL语言实现多功能数字时钟内含有程序

.

.

在FPGA开发环境下,以QuartusII软件为系统设计平台,采用Verilog HDL语言,运用自上而下的模块化编程思想和实现方案对多功能数字钟各功能模块进行设计.在原理图文件中添加各功能模块元件符

用方波信号发生器发出1HZ的稳定的方波信号作为CP信号输入 ,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“23翻0”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电

华科光电那个开发板的作业，当年写的一个版本，你懂的

单片机多功能数字钟系统论文 适合作为论文的参考资料

（1）设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。（2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。（3）有译码、七段数码