芯片设计的进度经常估不准,连带影响芯片的开发成本、芯片的上市时间、及上市后的销售。许多芯片投制商(ASIC Supplier)会用总项目管理数据库来估算芯片投制设计的进度。同时绝大多数的进度估算都认为,投制设计完成的时间取决于芯片设计的复杂度,而复杂度多以电路中的逻辑门数, 存储器位数, 和时钟频率等来衡量。 然而,有家无晶圆厂的芯片投制在2008年完成一份芯片投制设计项目的内部研究,该研究显示,芯片从交付netlist后开始进行投制设计,一直到产生GDSII数据库后完成设计,此一投制过程时间的长短,其实与交付netlist的芯片设计商之成熟度密切关连。 举例来说,一线芯片设计商与