1 引 言 锁相环路(PLL)是一种能够跟踪输入信号的闭环自动相位控制系统,其理论基础为自动控制理论。锁相环具有载波跟踪特性,可提取淹没在噪声之中的信号,制成高性能的调制器和解调器;用高稳定度的振荡器做参考频率,可提供一系列频率高稳定的频率源,可进行高精度的相位与频率测量等。在模拟与数字通信系统中,锁相环已成为不可缺少的基本部件。随着大规模集成电路技术的发展与成熟,CMOS工艺以其低成本、低功耗、高集成度的优点使得采用CMOS工艺实现高性能集成锁相环具有十分重要的意义和广阔的前景。采用电荷泵结构的锁相环以其易于集成、低功耗、低抖动、无相差锁定等优点,得到了广泛的应用。 2 电路设计