我们先来回顾一下采用PDSP进行乘积和计算的讨论,对于岛数据/系数位宽和滤波长度L,还必须提供额外的无符号SOP(乘积和)的log2(L)个数位和有符号算法的logZCL)-1个保护位。对于9位有符号数据/系数和L=4而言,加法器带宽必须是9+9+1092(4)-1=19。 下面的VHDL代码1给出了实现长为4的滤波器的通用规范。 欢迎转载,信息来源维库电子市场网(www.dzsc.com) 来源:ks99