EDA/PLD中的EDK工具自定义IP核
用户评论
推荐下载
-
自定义控件之自定义表盘
用画布一步一步实现自定义控件之自定义表盘
97 2018-12-26 -
自定义的TextView简单学习自定义View
自定义的TextView,简单学习自定义View,适合初学者
38 2019-09-07 -
pytorch自定义卷积核进行卷积操作方式
今天小编就为大家分享一篇pytorch 自定义卷积核进行卷积操作方式,具有很好的参考价值,希望对大家有所帮助。一起跟随小编过来看看吧
22 2020-09-21 -
EDA PLD中的EDA中的系统的有关仿真
时序控制电路SXKZ、显示控制电路XSKZ及整个电路系统CDKZQ的仿真图分别如图1如图2和如图3所示。 如图1 时序控制电路SXKZ仿真图 如图2 显示控制电路XSKZ仿真图 如图3 整
6 2020-11-17 -
EDA PLD中的Partition技术
中为需要做设计重用或者希望保留上次实现结果的模块设定Partition属性。Partition设定的对象可以是设计中任意层次的任意模块,这些设计可以是HDL代码、EDIF网表,甚至是原理图格式。为设计
24 2020-11-17 -
EDA PLD中的SmartXplorer技术
Xilinx在Xplorer技术的基础上推出了更为强大的SmartXplorer技术,它不仅在提高时序性能和缩短运行时间上比Xplorer做得更好,而且支持将任务分配到不同的机器上并行执行。目前Sma
24 2020-11-17 -
EDA PLD中的SmafiGuide技术
SmafiGuide是ISE中另外一种设计重用技术,它根据户指定的NCD文件来指导新的布局布线过,从而达到以较短的时间实现时序收敛.刈于一些比较敏感的时序路径或布局也会自动地进行调整,以便满足时序要求
25 2020-11-17 -
EDA PLD中的Multisim简介
Multisim是加拿大Interactive Image Technologies公司推出的Windows环境下的电路仿真软件,是广泛应用的EWB(Electronics Workbench ,
10 2020-11-17 -
EDA PLD中的分组约束
延时路径的起点是芯片的输入和内部有效同步元件的输出,终点是芯片的输出和内部有效同步元件的输入。为了对路径进行高效率的约束,路径的起点和终点最好能够被分成不同组。在做时序约束时可以做4种分组,即预定义分
7 2020-11-17 -
EDA PLD中的Multisim简述
Multisim以图形界面为主,采用菜单、工具栏和热键相结合的方式,具有一般Windows应用软件的界面风格。Multisim的主窗口界面如图5所 示。
14 2020-11-17
暂无评论