EDA/PLD中的编辑VI时改变单个对象大小
用户评论
推荐下载
-
EDA PLD中的FPGA设计流程
Altera的Quartus:registered: II 是业内领先的FPGA设计软件,具有最全面的开发环境,实现无与伦比的性能表现,而且效率高,易于使用。详细的FPGA设计流程信息可以参考以下的网
21 2020-12-12 -
EDA PLD中的Verilog HDL简介
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可
22 2020-12-13 -
EDA PLD中的HDL模块指南
模块是Verilog 的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行
11 2020-12-13 -
EDA PLD中的ASIC设计流程
ASIC设计流程图
14 2020-12-13 -
EDA PLD中的PLC和PLD的区别与联系
可编程控制器(Programmable Controller)是计算机家族中的一员,是为工业控制应用而设计制造的。早期的可编程控制器称作可编程逻辑控制器(Programmable Logic Cont
16 2020-12-06 -
EDA PLD中的低电压PLD FPGA的供电设计
由于半导体制造工艺的原因,低电压器件的成本比传统5V器件更低,性能更优,加上多数器件的I/O脚可以兼容5v/3.3v TTL电平,可以直接使用在原有系统中,所以各大半导体公司都将3.3v,2.5v等低
19 2020-12-13 -
EDA PLD中的EDA技术与FPGA设计应用
摘 要:EDA技术是现代电子设计技术的核心,它在现代集成电路设计中占据重要地位。随着深亚微米与超深亚微米技术的迅速发展,FPGA设计越来越多地采用基于VHDL的设计方法及先进的EDA工具。本文详细阐述
13 2020-11-26 -
EDA PLD中的Hard Soft协调设计EDA工具
分类 产品名 制造商 Hard/Soft协调设计工具 Cierto VCC Environment 美国Cadence Design Systems公司 ArchGen 美国CAE Plus公司 eA
14 2020-12-13 -
EDA PLD中的片上系统设计与EDA
作者: 北京航空航天大学 夏宇闻摘要:利用EDA工具和硬件描述语言(HDL),根据产品的特定要求设计性能价格比高的片上系统,是目前国际上广泛使用的方法。与传统的设计方法不同,在设计开始阶段并不一定需要
18 2020-12-13 -
EDA PLD中的关于64位系统环境时Java的性能概念
如果你要买一辆车而且你的首要目标是性能或者更具体的说是原始动力,那么在4缸发动机和8缸发动机之间选择的话,答案很显然,因为越大越好。通常而言,当我们看计算机配置列表或者产品宣传的时候,64位的性能也比
4 2020-12-31
暂无评论