1引言 半导体存储器通常在电路中用于存放程序或数据。在长期的电路实践中,笔者发现,通过向非易失性(即掉电不会丢掉所存数据)并行存储器的存储单元写入特定的数据,并合理地安排并行存储器的地址线(An)、数据线(Dn)和使能(CE)、门控(OE)控制线引脚的功能,可以非常巧妙地将其作为组合逻辑芯片使用,大大简化了电路的硬件设计。尤其在存储器价格相当低廉的今天,合理、巧妙地使用非易失性并行存储器,不仅可以简化电路、方便调试、提高可靠性,还能有效地降低研发成本。本文将对非易失性并行存储器作为多功能组合逻辑和时序逻辑芯片进行研究探讨。如果没有特别指出,文中提到的存储器均指非易失性并行存储器。