目前,许多标准和协议采用高速收发器(SERDES)作为实体接口。这些协议的应用范围包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统,但过去的并行总线已无法满足当前应用所需的速度和数据要求。 一种能支持这些应用的最新技术就是具备嵌入式数Gb收发器的低功耗FPGA架构,它能让设计人员利用高生产率的EDA工具提供实体层和逻辑层建构模块,研发出低成本的小型系统。这些组件和工具提供了FPGA架构的固有优点,包括灵活性、易用性和快速上市时间,这些都是一个新协议进军市场的关键。以下将探讨选择带嵌入式高速收发器的FPGA时应考虑的一些设计准则。 高速