EDA/PLD中的FPGA成为替代ASIC的最佳选择
用户评论
推荐下载
-
EDA PLD中的基于IP核的FPGA设计方法
几年前设计专用集成电路(ASIC) 还是少数集成电路设计工程师的事, 随着硅的集成度不断提高,百万门的ASIC 已不难实现, 系统制造公司的设计人员正越来越多地采用ASIC 技术集成系统级功能(Sys
24 2020-12-13 -
EDA PLD中的Altera容量最大的低成本FPGA
Altera公司今天宣布可提供业界容量最大的低成本FPGA——Cyclone:trade_mark: II EP2C70器件。EP2C70器件以尽可能低的成本实现更高的功能,是ASIC和ASSP最有可
11 2020-12-13 -
EDA PLD中的Flash编程器的FPGA实现
Flash 编程器的FPGA实现 吴 豫,孟宪元 (清华大学电子工程系 , 北京 100084) 1 引言 闪速存储器(Flash Memory)以其集成度高、成本低、使用方便等许多优点,广泛应用于通
12 2020-12-13 -
EDA PLD中的基于FPGA的彩色图像增强系统
在从图像源到终端显示的过程中,电路噪声、传输损耗等会造成图像质量下降,为了改善显示器的视觉效果,常常需要进行图像增强处理。图像增强处理有很强的针对性,没有统一的*价标准,从一般的图片、视频欣赏角度来说
7 2020-11-06 -
EDA PLD中的EDA的模块模型
在VHDL的设计中,最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块,若子系统规模较大,则还需将子系统进一步分解为更小的子系统和模块,层层分解,直至整个系统中各子系统关系合理,并便于逻辑电路
17 2020-11-17 -
EDA PLD中的EDA的进程模型
在VHDL的设计中,对于一个系统中的多个模块,我们也可以不采用实体互连的方法进行设计,而是通过进程的互连构成一个整体。所谓 SA进程,就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系
19 2020-11-17 -
EDA PLD中的EDA的原理框图
原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次,原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、寄
16 2020-11-17 -
EDA PLD中的EDA的时序图
时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系,它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上,我们可以看出各输入信号的种类,作用的先后,上升或
16 2020-11-17 -
EDA PLD中的选择合适的FPGA千兆位收发器至关重要
选择合适的千兆位收发器(GT)是通信和实时处理领域尤其需要重点考虑的设计事项,但特定的市场领域可能会存在太多的标准、协议或使用模型。有时针对某一种应用就会涉及到好几种标准,为了选择最适合的千兆位收发器
8 2020-11-10 -
EDA PLD中的采用FPGA解决DSP设计难题
DSP对电子系统设计来说非常重要,因为它能够迅速地测量、过滤或压缩即时的模拟信号。这样有助于实现数字世界和真实(模拟)世界的通信。但随着电子系统进一步精细化,需要处理多种模拟信号源,迫使工程师不得不做
14 2020-10-28
暂无评论