杭电数字电路课程设计 实验十 JK触发器设计实验

使用VHDL编程实现了JK触发器的功能，可以将其下载到FPGA中进行实验

JK触发器变为D触发器的实验仿真，实现JK触发器的拓展使用。

jk触发器

实验一、门电路的逻辑变换及简单应用实验二、全加器实验三、触发器及其应用

这是关于数字电路的计数器的原理及设计的相关实验

标准的实验报告形式，对大家写报告有一定的帮助

数电课程设计数字电路课程设计ML2035正弦信号发生器设计

实现了60进制24小时计数的电子时钟功能，并能在小时前十秒进行报时，并实现时针与分针的校时功能，希望大家分享！

设计的要求：1、每组设置一个抢答按钮供抢答者使用，按钮的编号与选手的编号相对应。2、给竞赛的主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。3、抢答器具有数据锁存和显示的

电子秒表的数字电路设计,自己做的哈!使用EWB仿真软件,简单易懂,很容易被接受!