EDK是Xilinx提供的用于构建基于Xilinx FPGA的嵌入式系统设计工具套件,在本章中将系统地介绍该工具的有关些概念,并通过范例来说明其使用方法,以及嵌入式设计的技巧。 基本的嵌入式设计流
Multisim是加拿大Interactive Image Technologies公司推出的Windows环境下的电路仿真软件,是广泛应用的EWB(Electronics Workbench ,
延时路径的起点是芯片的输入和内部有效同步元件的输出,终点是芯片的输出和内部有效同步元件的输入。为了对路径进行高效率的约束,路径的起点和终点最好能够被分成不同组。在做时序约束时可以做4种分组,即预定义分
Multisim以图形界面为主,采用菜单、工具栏和热键相结合的方式,具有一般Windows应用软件的界面风格。Multisim的主窗口界面如图5所 示。
FAST (Fairchlids Advanced Schottky TTL) 电路是仙童公司用先进肖特基TTL工艺,即等平面工艺制造的。图A示出从平面到等平面工艺晶体管图形及剖面图的变化情况。在等平
FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)
集成系统配置工具Sycon的OPC-Server,PC授权 OPC的全称是“OLE for Process Control”,它定义了在Windows环境中的数据交换。它可以是一个用户程序,例如,
4.4 数字值集合本小节介绍Verilog HDL 的值的集合和常量(整型、实型、字符型)和变量等。4.4.1 值集合Verilog HDL 中规定了四种基本的值类型:0:逻辑0或“假”;1:逻辑1或
在基于EDA技术的数字电路系统设计中,分频电路应用得十分广泛,常常使用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路,就是将一个给定的频率较高的数字输入信号,经过适当的处理后,产生一个或
状态控制器KZQ、数据装载器ZZQ和烹调计时器JSQ的仿真分别如图1、如图2和如图3所示。 如图1 状态控制器KZQ的仿真图 如图2 数据装载器ZZQ的仿真图 如图3 烹调计时器JSQ的仿