德州仪器(TI)日前宣布推出一款时钟乘法器,集成了三个片上锁相环(PLL)组件,据称可将现有解决方案的周期抖动降低70%。该器件的6个输出中每个输出都可以在电路内或者在操作期间针对300MHz以上的时钟频率进行编程。 这三款CDCE706 PLL基于TI的射频(RF)Silicon Germanium工艺开发,可以接受晶振、LVCMOS或差分输入,还可利用单个时钟源产生6个时钟信号。利用片上EEPROM技术,设计人员可以在编程时将器件的寄存器设置保存到非易失存储器,这样在上电时就无需再编程。在器件投入系统使用时,设计人员还可以根据需要采用双线SMBus接口对输出进行动态地重新编程。