数电课设verilog做成数字钟
1、设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 2、整点报时。仿中央人民广播电台的整点报时信号,即从第59分50秒算起,每隔2秒钟发出一次信号,连续5次,最后一次信号结束即达到整点。不同步扣2分,可通过LED闪烁实现。 3、实现手动校时、校分、校秒功能。(缺一项扣一分,如果利用系统时钟校时,扣1分) 4、定时与闹钟功能,只需要设置分钟和小时。手动设置能在设定的时间发出闹铃声,声音用LED实现。 5、设计一个10个数的倒计时,闪烁显示,闪烁频率自定(无闪烁扣2分)。 6、用LCD液晶屏来显示当前时间。
用户评论
推荐下载
-
VHDL数字钟
此为使用VHDL写的一个数字时钟,附带闹钟和整点报时的功能,可以实现对数字钟及其闹钟时分秒的调整。显示使用六位共阴极数码管显示。
40 2019-03-14 -
EDA数字钟
该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能
32 2019-02-25 -
数字钟vhdl
用VHDL语言编写的一个数字钟
35 2019-02-26 -
quartus数字钟
高低电平触发数码管的亮暗,实现模拟数字钟。
26 2019-07-26 -
FPGA数字钟
FPGA数字钟的课程设计VHDL源码加报告
35 2019-08-01 -
12864数字钟
基于MSP430在LCD12864上显示数字钟程序
21 2019-08-02 -
risc数字钟
电子钟主要有四个模块组成:扫描电路、计数模块电路、BCD码转换电路、显示器驱动电路
34 2019-05-04 -
数字钟程序
详细的数字时钟程序EDA设计vhdl语言
24 2019-05-13 -
数字钟实验
数字钟实验仿真用于数字电子技术开发也是相当有帮助的
29 2019-10-08 -
数字钟EDA
基于eda技术 数字时钟 可调时,设定闹钟,整点报时,有分频模块
8 2021-04-19
暂无评论