EDA/PLD中的Altera FPGA支持667Mbps DDR2 SDRAM数据速率
用户评论
推荐下载
-
EDA PLD中的FPGA协同处理的优势
Xilinx ESL计划为传统的DSP系统设计人员带来功能强大的FPGA协处理器 传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器和/或协处理器的方
18 2020-12-13 -
EDA PLD中的精简的FPGA编程方法
引言便携式、小型的仪表和设备是一个非常重要的应用领域,在未来一段时间内会有比较大的市场。而FPGA等现场可编程器件也是正在兴起与普及的一种器件,把FPGA更好地运用到上述仪表和设备中,可以减少这些仪器
12 2020-12-13 -
EDA PLD中的Altium Designer可支持LatticeXP2与Altera Stratix®III处理器
Altium 进一步加强FPGA支持力度,现可支持 Altera Stratix? III 与 LatticeXP2 系列可编程器件,为电子设计人员开辟了全新的天地,帮助他们充分发挥 FPGA 的功能
7 2020-11-17 -
ddr和ddr2的使用方法以quartus ii中的ddr和ddr2控制器的使用手册
How to use ddr and ddr2 in the manual of ddr and ddr2 controllers in quartus ii
27 2019-06-25 -
基于DDR2的FIFO设计
MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具,可以用它来直接生成DDR2控制器设计模块,模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存
30 2019-07-10 -
关于DDR2的引脚定义
很不错的DDR2资料,上面详细地说明布线规则和PCB等等,值得一看的。
29 2018-12-28 -
DDR2的白皮书
DDR2的白皮书,这个似乎很少人研究,大家都按原厂给的等长要求,但有时间研究下也还是不错的
6 2021-04-23 -
DDR2控制器IP的设计与FPGA实现
DDR2控制器IP的设计与FPGA实现,详细介绍了DDR2的IP核设计及FPGA中代码的实现方法。
30 2019-09-20 -
基于Cyclone III FPGA的DDR2接口设计分析
用一个IP核完成对4片DDR2的控制(带宽为64bit),且DDR2的最高速率可达200MHz,以此完成对数据的高速大容量存储。由于采用一个DDR2的IP核进行控制,所以4片DDR2以地址和控制线共用
15 2020-08-08 -
Tundra用于PowerPC的DDR2支持的主桥
腾华半导体公司(Tundra Semiconductor Corporation),系统互联技术的领导厂商,今天向市场投放了用于PowerPC的Tundra Tsi108Ô主桥。这一款先进主桥采用的正
4 2020-12-12
暂无评论