EDA/PLD中的数字电路设计EDA工具
分类 产品名 制造商 VHDL/Verilog-HDL Simulator(仿真工具) Active-HDL 美国Aldec公司 VHDL/Verilog-HDL Simulator(仿真工具),图形输入工具 ModelSim/Renoir 美国Mentor Graphics公司 VHDLSimulator(仿真工具) MyVHDL Station 美国MyCAD公司 Cycle Base・Simulator(仿真工具)(Verilog-HDL) TauSim 美国Tau Simulation公司 Hardware Accelerator ARES
用户评论
推荐下载
-
EDA PLD中的EDA中的智力抢答系统设计方案
根据系统设计要求可知,系统的输入信号有:各组的抢答按钮A、B、c、D,系统清零信号CLR,系统时钟信号CLK,计分复位端RST,加分按钮 端ADD,计时预置控制端LDN,计时使能端EN,计时预置数据调
16 2020-11-17 -
EDA PLD中的IC设计中先进库格式语言与EDA工具的结合
先进库格式(ALF)是一种提供了库元件、技术规则和互连模型的建模语言,不同抽象等级的ALF模型能被EDA同时用于IC规划、原型制作、实现、分析、优化和验证等应用中。本文在介绍ALF概念的基础上,详细讨
4 2020-12-12 -
EDA PLD中的VHDL设计中电路简化问题的探讨
近年来,随着集成电路技术的发展,用传统的方法进行芯片或系统设计已不能满足要求,迫切需要提高设计效率。在这样的技术背景下,能大大降低设计难度的VHDL设计方法正越来越广泛地被采用。但是VHDL设计是行为
18 2020-12-13 -
EDA PLD中的EDA中的时序控制电路的VHDL源程序
时序控制电路的VHDL源程序 来源:ks99
12 2020-11-17 -
EDA PLD中的EDA中的键盘输入去抖电路的仿真
如图为键盘输入去抖电路的仿真结果图,图中的输出信号QQ0,QQ1,D_0UT1,DD0,DD1是为便于仿真时观察中间结果而增加的观测点的输出,调试好后程序中的相应语句应注释掉。由图上可以看出,原来的弹
10 2020-11-17 -
EDA PLD中的EDA中的显示控制电路的VHDL源程序
显示控制电路的VHDL源程序 来源:ks99
10 2020-11-17 -
EDA PLD中的EDA中的密码锁控制电路的仿真
如图1、如图2分别是两个密码锁控制电路仿真结果图。其中如图1的仿真过程为先输入上锁密码“1234”,再按下上锁键激活电锁,接着输入万能解锁密码“8888”,最后按下解锁键解锁。如图2的仿真过程为先输入
10 2020-11-17 -
EDA PLD中的EDA中的计分器电路JFQ的VHDL源程序
计分器电路JFQ的VHDL源程序 来源:ks99
13 2020-11-17 -
EDA PLD中的EDA中的整个电路系统的VHDL源程序
整个电路系统的VHDL源程序 来源:ks99
11 2020-11-17 -
EDA PLD中的EDA中的抢答鉴别电路QDJB的VHDL源程序
抢答鉴别电路QDJB的VHDL源程序 来源:ks99
10 2020-11-17
暂无评论