EDA/PLD中的新型数字化可编程频率合成器DDS
用户评论
推荐下载
-
X波段频率合成器的研究
X波段频率合成器的研究,张骁勇,唐宗熙,分析了DDS频率合成器的原理,介绍了DDS频率合成器的应用。采用HPADS和ADIsimPLL仿真软件对一个X波段并行多通道DDS频率合成器进行优化设计,
20 2020-06-03 -
【技术应用笔记】时钟应用中的直接数字频率合成器基于直接数字频率合成器的时钟系统的时间抖动
【技术应用笔记】时钟应用中的直接数字频率合成器基于直接数字频率合成器的时钟系统的时间抖动AN-823One Technology WaZtP.O.Box9106t/Prwood,MA02062-910
8 2022-10-30 -
EDA PLD中的可编程逻辑器件的分类及特点
根据PLD器件的与阵列和或阵列的编程情况及输出形式,可编程逻辑器件通常可分为4类。第一类是与阵 列固定、或阵列可编程的PLD器件,这类PLD器件以可编程只读存储器PROM为代表。可编程只读存储器PRO
6 2020-11-17 -
EDA PLD中的Xilinx可编程逻辑器件的端接技术
Xilinx可编程逻辑器件FPGA的SelectIO支持多达20.种信号接口标准,而每一种标准包括多种驱动电流输出。不同的驱动电流和接口标准,其输出阻抗(内阻)不同,因此需选择相应的匹配电阻。对Xil
16 2020-11-17 -
EDA PLD中的PLC可编程逻辑器件的选择方法
PLC可编程逻辑器件的选择方法 [日期:2004-12-8] 来源:国外电子元器件 作者:闫 卉 张 光 闫 磊 [字体:大 中 小] 摘要:介绍了在控制系统中选择PLC的一般方法,详细
8 2020-12-13 -
EDA PLD中的利用可编程展频时钟生成器来降低EMI干扰
电磁干扰(EMI)是一种会通过导致意外响应或完全工作实效从而影响电气/电子设备性能的能量。 EMI是由辐射电磁场或者感应电压和电流产生的。当前高速数字系统中的高时钟频率和短边率也会导致EMI问题。
6 2020-11-08 -
基于DDS加PLL高性能频率合成器的设计与实现
结合DDS+PLL技术,采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM1 800 MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法,并运用AD
13 2020-10-28 -
基于vhdl的直接数字频率合成器的设计
基于vhdl的直接数字频率合成器的设计,已经经过调试,可直接使用,频率控制字32位
23 2019-05-21 -
基于FPGA的直接数字频率合成器的设计
直接数字频率合成器(DDS)是一种以数字采样技术为基础,以相位累加器为主体的频率合成器。DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点,是目前战术通信的主要技术基础
23 2018-12-16 -
EDA PLD中的基于可编程逻辑在数字信号处理系统中的应用
1 引言 随着半导体技术的发展,可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高,从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现
16 2020-11-12
暂无评论