摘要:介绍了一种基于新型FPGA的高速数字下变频的实现方法,它充分利用数字下变频的优化算法以及FPGA领域的新技术,去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量和FPGA片内资源的消耗。 关键词:数字下变频 多相滤波器 FPGA在现阶段的软件无线电平台中,直接对射频(RF)进行采样还很难实现,成本上也很不合算。所以在目前的研究中,大部分都是首先将射频信号转换到中频(IF)上,在中频对模拟信号进行数字化,然后采用数字下变频(Digital Down Conversion,DDC)技术,将采样率较低的信号送给后续的基带信号处理单元。 实现DDC主要有三种途径:(1)采用已有