EDA/PLD中的Altera为Nois II处理器提供C语言硬件加速工具
用户评论
推荐下载
-
EDA PLD中的CoolRunner II器件的使用频率合成
CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出,并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入,因此CoolCL
8 2020-11-17 -
EDA PLD中的CoolRunner II器件的宏单元Macrocell
在CoolRunner-II器件的每个功能块中有16个独立的宏单元,每个宏单元由触发器、多路选择器及时钟资源等构成,如图1所示。 图1 CoolRunner-II宏单元结构 宏单元中的触发器可
6 2020-11-17 -
EDA PLD中的CoolRunner II器件的应用门控功能
在CPLD设计中,并不是所有的输入/输出脚始终都处于工作状态,有些甚至很少使用。而在CoolRunner-II总线应用时,有时并不需要访问总线。在这些情况下,可以利用门控(DataGATE)功能将这些
23 2020-11-17 -
EDA PLD中的CoolRunner II器件的时序模型描述
Coo1Runner-II器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类
11 2020-11-17 -
详解Android开发中硬件加速支持的使用方法
主要介绍了Android应用开发中硬件加速支持的使用方法,主要针对图形绘制时的硬件加速与OpenGL调用,需要的朋友可以参考下
5 2020-10-28 -
EDA PLD中的Altera推出Cyclone IV GX E FPGA系列
Altera拓展其成功的Cyclone FPGA系列并延续其收发器技术领先优势,于近日发布了Cyclone IV FPGA新系列。在移动视频、语音和数据访问以及高质量3D图像对低成本带宽需求的推动下,
23 2020-11-10 -
EDA PLD中的Altera Cyclone IV GX系列FPGA开发方案
Altera 公司的Cyclone IV 系列FPGA包括两个系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架构,6 K 到150 K 的逻辑单元,高达6.
26 2020-10-27 -
EDA PLD中的Altera发售高端Stratix III FPGA系列型号
Altera公司宣布开始发售65-nm Stratix:registered: III FPGA系列的首个型号产品EP3SL150。EP3SL150逻辑单元达到150K,在所有高密度、高性能可编程逻辑
23 2020-12-03 -
EDA PLD中的FPGA协同处理的优势
Xilinx ESL计划为传统的DSP系统设计人员带来功能强大的FPGA协处理器 传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器和/或协处理器的方
18 2020-12-13 -
EDA PLD中的ARM C C++编译器
ARM C/C++编译器可以被使用在UNIX和Windows/MS-DOS环境下。ARM C++编译器遵守C++的国际标准ISO/IEC 14822:1998。ARM C/C++编译器可以编译多种格式
13 2020-11-17
暂无评论