EDA/PLD中的自动调整漂移的磁通计
用户评论
推荐下载
-
EDA PLD中的光功率计自动测试系统设计
摘 要: 介绍了一套最新研制的光功率计自动测试系统,该系统充分利用了计算机的现有资源,具有投资省、自动化程度高等特点。对于利用计算机进行数据采样、实时通信、自动控制等应用具有一定的参考价值。关键词:
8 2020-12-13 -
EDA PLD中的自动断电的CPLD
今天,大多数的CPLD(复杂可编程逻辑器件)都采用可减少功耗的工作模式,但当系统未使用时,应完全切断电源以保存电池能量,从而实现很多设计者的终极节能目标。图1描述了如何在一片CPLD 上增加几只分立元
23 2020-12-12 -
EDA PLD中的EDA中的调整控制电路TZKZQ的VHDL源程序
调整控制电路TZKZQ的VHDL源程序 来源:ks99
5 2020-11-17 -
EDA PLD中的LabVIEW自动连线功能
将选中的对象移到程序框图上其他对象旁边时,LabVIEW会自动提示有效的连线方式;将对象拖动放置在程序框图上时,放开鼠标后将自动连线。自动连线功能只为数据类型相互匹配的接线端连线,对不匹配的接线端不予
24 2020-11-17 -
EDA PLD中的基于FPGA的数字式心率计
摘要:介绍了一种基于现场可编程门阵列(FPGA)的数字式心率计。该仪器采用FPGA和VHDL语言实现时钟分频、波形变换、心率测量、告警控制及数码转换等功能,能够实时测量瞬时心率和平均心率,并能提供心率
18 2020-12-16 -
EDA PLD中的EDA的时序图
时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系,它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上,我们可以看出各输入信号的种类,作用的先后,上升或
17 2020-11-17 -
EDA PLD中的Atmel BCDMOS自动防故障系统
Atmel今日宣布推出利用 Atmel 一流的 0.8-um BCDMOS 技术制造的新型单片集成自动防故障系统集成电路 ATA6814。凭借其内置的驱动功能和完善的监测系统,ATA6814 是一种有
7 2020-12-13 -
EDA PLD中的分组约束
延时路径的起点是芯片的输入和内部有效同步元件的输出,终点是芯片的输出和内部有效同步元件的输入。为了对路径进行高效率的约束,路径的起点和终点最好能够被分成不同组。在做时序约束时可以做4种分组,即预定义分
10 2020-11-17 -
EDA PLD中的Multisim简述
Multisim以图形界面为主,采用菜单、工具栏和热键相结合的方式,具有一般Windows应用软件的界面风格。Multisim的主窗口界面如图5所 示。
16 2020-11-17 -
EDA PLD中的SmartXplorer技术
Xilinx在Xplorer技术的基础上推出了更为强大的SmartXplorer技术,它不仅在提高时序性能和缩短运行时间上比Xplorer做得更好,而且支持将任务分配到不同的机器上并行执行。目前Sma
28 2020-11-17
暂无评论