EDA/PLD中的使用FPGA测试的一些有效方法

引言随着芯片设计技术越来越成熟,越来越多的产品选择使用SoC的技术实现。然而,每一次流片不一定都能达到预期的效果。根据Synopsys公司统计,有超过60%的公司需要重新流片。在这个过程中浪费了大量的金钱,一次修正平均的花费就超过100万美元。如果一旦错过了商品推出的最佳时机,那么错过市场机会的代价则以数千万美元计,甚至更高。据统计,在需要respin的芯片中有43%是在前端的设计和实现的时候产生的逻辑功能错误。如何避免或减小如此高的风险是每一个设计单位思考的问题。现在行业内有两种解决此问题的方案,第一种方案是利用越来越先进的EDA仿真工具仿真测试。业界产品的两大巨头Synopsys和Cada