VHDL与VERILOG两种语言各自的优点