EDA/PLD中的Altera首次实现对工业以太网协议的FPGA IP支持

IEEE 802.3是工作组和工作组制定的电气和电子工程师协会 (IEEE)标准的集合,该工作组定义了有线以太网的物理层和数据链路层的介质访问控制 (MAC)。 这通常是具有一些广域网 (WAN)应用

详细介绍了以太网MAC层的数据格式、前导码、FCS等的值，以及串行发送顺序等底层知识，对用FPGA自己实现MII接口，了解传输过程非常有用

基于Xilinx的AC701开发板编写的Verilog程序，使用FPGA实现以太网UDP通信，主程序是ac701_ethernet_comm.v，其中的IP核请自行例化。

关于fpga控制PHY芯片完成以太网功能，代码已经验证，更改

本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码,主要完成fpga向PC的UDP发送实现(verilog)

摘要: 本文采用LatticeXP系列FPGA结合IP解决DDR RAM的读写控制。并且在硬件上面进行了实际测试。关键词: 嵌入式系统;DDR RAM;FPGA;IP;LattcieXP 前言

摘要:System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用Syst

目前数据采集系统朝着高速和高精度的方向发展。随着FPGA的集成度和运行速度的提高,可以满足高速数据采集系统的需求。FPGA内部具有丰富的存储单元,易于实现各种存储器(如FIFO、双口RAM等);另外,

通常情况下,在设计基于FPGA的大型信号处理系统的时候,设计人员往往需要进行费时费力的仿真。以Xilinx System Generator for DSP为代表的FPGA设计工具,通过提供可靠的硬件

工业以太网学习资料，从工业以太网的配置等方面介绍了以太网的原理和使用