基于ALTERA数字钟的实现
本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准,CLK1为1HZ,用来作为计时基准时钟。CLK2为10KHZ,用来作为扫描基准时钟。
用户评论
推荐下载
-
多功能数字钟的设计与实现
多功能数字钟的设计与实现一、实验目的 1.掌握数字钟的设计原理。 2.用微机实验平台实现数字钟。 3.分析比较微机实现的数字钟和其他方法实现的数字钟。二、实验内容与要求 使用微机实验平台实现数字钟。1
19 2019-03-02 -
vivado2018.3FPGA数字钟的实现
基于vivado2018.3的数字钟的实现,在EGO1开发板上用8位数码管显示,能通过按键校时,还通过按键能够实现24小时制和12小时制的时间自由切换,不改变分秒。
86 2019-05-19 -
verilog语言实现数字钟的设计
采用verilog语言实现数字钟的设计,采用quarters2语言环境。
29 2019-05-31 -
用vhdl实现的简单数字钟
vhdl 简单数字钟 已经在quartus软件测试过,能实现简单的计数功能
14 2018-12-19 -
数字钟的功能与实现形式
时间以24小时为一个周期;显示时、分、秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;为了保证记时的稳定及准确须由晶体振荡器提供表针时间基准信号。
44 2018-12-25 -
EWB数字钟的设计
真金不怕火炼,只有运行出来了的作品才敢往上面传,希望能帮到大家
6 2021-04-23 -
数字钟的proteus仿真
基于51的proteus仿真的时钟,用的是51内部的定时器,不是很精确的时钟
19 2019-01-14 -
maxplus设计的数字钟
这是由maxplu设计的一个基本数字钟,可以实现基本的计时功能!
18 2019-01-15 -
VHDL编写的数字钟
文章中包含了使用VHDL语言编写的数字钟,含有分秒时 可以调秒调分调时 整点报时等模块
26 2019-01-17 -
vhdl设计的数字钟
eda ,vhdl, 包括去抖电路,及闹钟功能
32 2019-01-18
暂无评论