vivado2018.3FPGA数字钟的实现

XIAOGUOCHANG 88 0 RAR 2019-05-19 16:05:50

基于vivado2018.3的数字钟的实现，在EGO1开发板上用8位数码管显示，能通过按键校时，还通过按键能够实现24小时制和12小时制的时间自由切换，不改变分秒。

推荐下载

时间以24小时为一个周期；显示时、分、秒；有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间；为了保证记时的稳定及准确须由晶体振荡器提供表针时间基准信号。

采用verilog语言实现数字钟的设计,采用quarters2语言环境。

vhdl 简单数字钟已经在quartus软件测试过,能实现简单的计数功能

基于单片机实现的数字钟 org 0000h jmp start org 0bh jmp tim0 start: mov sp,#70h mov 24h,#0ffh mov 23h,#0ffh mov

输入8个数,延迟50个时钟再输出,对于理解FIFO的工作有很好的效果。

多功能数字钟VHDL程序本文所设计的数字钟具有通过reset键对时、分、秒调整功能.该设计分为六个部分:六进制计数器counter6,十进制计数器counter10,二十四进制计数器counter24

Verilog_实现简易数字钟设计......

设计一数字钟,星期时分秒在8个动态显示数码管上显示,初始时间为星期723时59分55秒

verilog实现数字钟,12/24小时转换,闹钟等功能

vivado2018license支持2018.1/2018.2/2018.3等版本

用户评论

请输入评论内容

评分：

暂无评论