vivado2018.3FPGA数字钟的实现
基于vivado2018.3的数字钟的实现,在EGO1开发板上用8位数码管显示,能通过按键校时,还通过按键能够实现24小时制和12小时制的时间自由切换,不改变分秒。
用户评论
推荐下载
-
数字钟的原程序
这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接-,多平台,VHDL编程
14 2019-04-09 -
数字钟的仿真图
单片机仿真图,数字电子电路课程实践,数字钟设计课程。
22 2019-07-28 -
VHDL数字钟的设计
实现了时钟、分钟、秒钟分别计数,按键key0控制分钟加一,按键key1控制时钟加一,按键key3控制显示内容,请使用quartusII11.0或以上版本打开内附引脚配置图
34 2019-07-06 -
数字钟的设计论文
数字钟的设计论文
19 2019-01-09 -
基于FPGA设计多功能数字钟VHDL程序
多功能数字钟VHDL程序本文所设计的数字钟具有通过reset键对时、分、秒调整功能.该设计分为六个部分:六进制计数器counter6,十进制计数器counter10,二十四进制计数器counter24
50 2019-05-15 -
FPGA vivado2018.3FIFO延迟50个时钟输出
输入8个数,延迟50个时钟再输出,对于理解FIFO的工作有很好的效果。
87 2019-07-08 -
Verilog_实现简易数字钟设计
Verilog_实现简易数字钟设计......
29 2019-05-14 -
51单片机实现数字钟
设计一数字钟,星期时分秒在8个动态显示数码管上显示,初始时间为星期723时59分55秒
23 2020-01-07 -
Verilog实现数字钟.7z
verilog实现数字钟,12/24小时转换,闹钟等功能
9 2021-04-27 -
vhdl数字钟时钟
数字钟,具有调时,调分,还有整点报时功能。
17 2020-09-27
暂无评论