基于FPGA的数字锁相环源代码文件，已验证成功。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样
本压缩包包含quartus-II工程、代码、仿真文件、仿真时序等包含完整资料，下载即可使用.Cyclone系列FPGA具有锁相环(PLL)和全局时钟网络，PLL具有时钟的倍频、分频、相位偏移、可编程占
非常好用的锁相环系统仿真，做毕生的同学福音，大家一起交流技术，matlab可以直接打开使用，完美实现锁相。
PLL原理讲义锁相环基本原理一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1，Ud=Kd(θi–θo)UF=UdF（s）θiθo图1
这个应用电路的环路滤波器的设计资料好少,我只好在论坛里向各位前辈请教了,先行谢谢啦!
PLL_and_DLL(台湾版)
PLL frequency synthesizers are widely used in telecommunication receivers and transmitters, as part
pll锁相环 用verilog描述已仿真
利用matlab软件，锁相环 瞬态的仿真matlab。。。。。。。。。
详细分析了PLL的基本模型，并在此基础上介绍了软件和硬件的PLL的常用架构
用户评论