基于对高带宽数据高速存储的项目需要,选择大容量、成本低、读写速度快的DDR2-SDRAM作为本地存储器,在Stratix系列FPGA开发板上借助硬件描述语言设计了一套控制器用户接口设计方案。该方案基于Synopsys公司出产的DDR2-SDRAM控制器IP核,利用设计的桥接模块用于桥接时序不同的Altera公司提供的硬核PHY层 Uniphy。基于AXI3.0总线接口协议,用户接口与控制器之间可支持多数据宽度、多突发长度的高效数据传输。在Intel 高性能FPGA Stratix III开发板上进行了整体方案的功能设计与系统验证工作,选用的是EP3SL150F1152C2器件,数据读写结果符合