运用fpga自带的单口ram ip核，并写了一个读使能、地址、数据的产生控制模块，并简单的编写testbench来用modelsim仿真，方便大家理解ram 核的使用。