Reduceron:具有改变游戏规则性能的FPGA Haskell机器。 Reduceron是Matthew Naylor,Colin Runciman和Jason Reich的高性能FPGA软核,用于运行惰性功能程序,包括硬件垃圾回收。 Reduceron已在各种FPGA上实现,时钟频率在60至150 MHz之间,具体取决于FPGA。 高度的并行性使Reduceron可以非常有效地实现图形评估。 该分叉旨在继续开发此应用程序,以用于实际应用。 欢迎评论,问题等