SDRAM接口Verilog HDL源代码,带Burst控制