vlsistuff 想法和用于vlsi设计的eda软件转移到了python3,一些目录被重命名为后缀“ 3”,以表示python3的版本。 逐步删除python2仍然存在。 在verilog文件上使用genver宏preprossor,以帮助编写长的verilog结构。 #synlib将自由格式文件转换为所需的文件:模拟等。 #vcd_python读取vcd文件并使它们有意义(在Python中) #vcd_python_c读取vcd文件并使其变得有意义(C引擎),速度更快 #使用python驱动和监视仿真的python-verilog仿真。 更换SV-UVM丑陋的姐妹。 移至pyth