fpga_prototyping_verilog 源码
通过Verilog示例书进行的fpga原型实验 将破冰船与yosys,icestorm和nextpnr开源工具结合使用
文件列表
fpga_prototyping_verilog-master.zip
(预估有个10文件)
fpga_prototyping_verilog-master
LICENSE.hardware
4KB
main.mk
662B
sim_helpers
assert.v
172B
test
test_tb.v
404B
top.v
163B
test.pcf
1KB
Makefile
77B
暂无评论