fpga串口verilog程序代码

FPGA与PC串口自收发通信,编程语言Verilog

Verilog HDL编写的FPGA RS232串口发送代码，实测通过

FPGA课程:有关FPGA Verilog代码的课程

基本介绍见博主博客，包含详细的仿真及代码。平台为ISE，方便移植到quartus

verilog 串口通信，代码简洁，注释详细

基于verilog的串口通信程序，适合初学者学习！

基于quartusii13.1编写的verilog编写的串口收发程序，包含了接收和发送两个工程，可设置成不同波特率进行通信。

自己编写的基于Verilog语言的串口程序，协议为RS232，UCF文件的引脚定义可修改

Verilog串口通信程序，详细注释自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份，附带详细的注释，在models

UART串口收发实验程序：CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的数据通过RS232_TX发送回给对方。PC机使用一个串口调试助手进行通信。文件中包括Verilog和