vivado联合modelsim仿真.docx

Xilinx的Modelsim仿真库

ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但推荐大家只对一种语言仿真

将modelsim，synplify和quartus联合起来使用进行的FPGA设计 1、使用modelsim进行功能仿真，导入源程序和testbench进行仿真，并保存波形文件（.wlf）。 2、使用

MATLAB Design FPGA to Realize FIR Filter Design Combined with ISE and Modelsim Simulation

Vivado软件的使用一、建立工程1.1新建一个工程或者：1.2设置工程名字和路径。输入工程名称、选择工程存储路径，并勾选Createprojectsubdirectory选项，为工程在制定存储路径下

（１）双击进行安装。（2）双击完成后，再点击Ignore、再点击Ignore，接着点击Next。如下图：（3）选择三个IAgree后，点击Next选项（4）选择其中的一个版本安装，推荐安装Vivado

适用于vivado2017.4以上版本，在VivadoTCL命令窗口中可以通过调用write_edif命令将用户自定义模块封装成.edf网表文件（类似ISE里的.ngc文件），但按照官方给出的参考用法

本文档记录了如何使用modelsim进行前仿真和后仿真，对学习FPGA与modelsim有一定的帮助

在modelsim中仿真图像输入输出，用bmp位图作为图像源输入，最后再转成bmp位图输出。

carsim作为一个很强大的汽车仿真软件，能很好地较为贴近实际地仿真处汽车模型，和simulink的联合仿真可以实现设计控制算法对模型控制修正并且得到较好的仿真结果。