暂无评论
本文设计了一个小型化K波段下变频组件,其中倍频器采用有源二倍频方案,滤波器采用平行耦合线结构,混频器采用混合环单平衡混频结构。
数字下变频中基于IP核的NCO设计,玩转IP核
摘要: 阐述了雷达中频正交采样的原理, 研究了使用 System Generator实现数字下变频的一种自顶向下的新型设计方法。在 Simulink中进行了功能仿真验证, 生成了 HDL代码, 并在
图1. 带下变频级的典型接收器模拟信号链将DDC功能集成至RF ADC中便不需要额外的模拟下变频级, 并允许RF频率域中的频谱直接向下变频至基带进行处理。RF ADC处理GHz频率域中频谱的能力放宽了
ANADIGICS, Inc.推出了3种面向新一代支持WiFi功能的智能手机和消费类电子产品的采用薄型(low-profile)标准封装的前端集成电路(FEIC)。 AWL9230、9231和92
基于verilog的FPGA的多串口模块,包括电路图和设计文档。
摘 要: 基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优
设计了一种用于数字下变频的256阶分布式FIR滤波器。通过分析分布式FIR滤器结构给实现电路所需资源和运算速度带来的影响,确定了适用于Cyclone III系列FPGA的实现结构。在Cyclone I
AlteraFPGA实现UART功能VERILOG代码,供大家学习使用。 RX收到的自动转TX发出，需要的可以自行修改收发功能。
中频数字接收机常通过数字下变频技术降低采样数据率,减轻后续信号处理的压力。数字下变频器有多种芯片可供选择,如Harris公司Gray-Chip公司的产品。然而这些器件无法满足雷达对抗侦察
暂无评论