SAA7113 Verilog HDL语言驱动做图像采集

Banket75882 3 0 RAR 2021-04-23 11:04:07

用Verilog HDL编写的SAA7113摄像头程序,做图像采集。 I2C协议对SAA7113配置请另外找。

文件列表

tst_7113.rar (预估有个98文件)

tst_7113

tst_saa7113.qws 567B

tst_saa7113.vwf 1KB

sources

BUSCHANGE.v.bak 4KB

tst_saa7113.v 8KB

SRAM.v.bak 4KB

DECODE.v 5KB

SAA7113.v.bak 13KB

SAA7113.v 13KB

tst_saa7113.v.bak 8KB

SRAM.v 4KB

BUSCHANGE.v 3KB

timescale.v 21B

DECODE.v.bak 5KB

tst_saa7113.fit.rpt 85KB

tst_saa7113.dpf 239B

tst_saa7113.sof 235KB

tst_saa7113.asm.rpt 8KB

tst_saa7113.qsf 3KB

tst_saa7113.done 26B

tst_saa7113.(2).cnf.cdb 4KB

tst_saa7113.map_bb.hdb 6KB

tst_saa7113.psp 3B

tst_saa7113.sim.hdb 3KB

tst_saa7113.syn_hier_info 0B

tst_saa7113.(4).cnf.cdb 3KB

tst_saa7113.map_bb.hdbx 7KB

tst_saa7113.asm.qmsg 2KB

tst_saa7113.(0).cnf.hdb 2KB

tst_saa7113.map_bb.logdb 4B

tst_saa7113.map.qmsg 95KB

tst_saa7113.cbx.xml 93B

prev_cmp_tst_saa7113.map.qmsg 95KB

tst_saa7113.hif 4KB

tst_saa7113.atom.rvd 2KB

prev_cmp_tst_saa7113.fit.qmsg 55KB

tst_saa7113.(3).cnf.hdb 4KB

tst_saa7113.tmw_info 37B

tst_saa7113.map.hdb 9KB

tst_saa7113.root_partition.cmp.rcf 240B

tst_saa7113.cmp0.ddb 39KB

tst_saa7113.rtlv_sg_swap.cdb 3KB

tst_saa7113.fit.qmsg 55KB

tst_saa7113.map_bb.cdb 892B

tst_saa7113.map.logdb 4B

tst_saa7113.rpp.qmsg 2KB

prev_cmp_tst_saa7113.qmsg 156KB

wed.wsf 1KB

prev_cmp_tst_saa7113.asm.qmsg 2KB

tst_saa7113.root_partition.cmp.atm 11KB

tst_saa7113.map.bpm 861B

tst_saa7113.sgate.rvd 46KB

tst_saa7113.eco.cdb 176B

tst_saa7113.root_partition.cmp.dfp 33B

tst_saa7113.(0).cnf.cdb 4KB

tst_saa7113.cmp2.ddb 39KB

tst_saa7113.cmp.ecobp 28B

tst_saa7113.hier_info 26KB

tst_saa7113.sgdiff.cdb 722B

tst_saa7113.map.cdb 1KB

tst_saa7113.root_partition.cmp.logdb 4B

tst_saa7113.sld_design_entry.sci 169B

tst_saa7113.sim.rdb 2KB

tst_saa7113.root_partition.map.hdbx 3KB

tst_saa7113.root_partition.cmp.hdbx 3KB

tst_saa7113.sim.qmsg 2KB

tst_saa7113.sgate_sm.rvd 14KB

tst_saa7113.tis_db_list.ddb 189B

tst_saa7113.root_partition.map.atm 6KB

tst_saa7113.smp_dump.txt 2KB

tst_saa7113.(3).cnf.cdb 6KB

prev_cmp_tst_saa7113.tan.qmsg 2KB

tst_saa7113.tan.qmsg 2KB

tst_saa7113.(2).cnf.hdb 2KB

tst_saa7113.(1).cnf.hdb 3KB

tst_saa7113.map.ecobp 28B

tst_saa7113.pre_map.hdb 19KB

tst_saa7113.(1).cnf.cdb 15KB

tst_saa7113.rtlv_sg.cdb 27KB

tst_saa7113.sgdiff.hdb 19KB

tst_saa7113.rtlv.hdb 19KB

tst_saa7113.atom_map.rvd 2KB

tst_saa7113.cmp.rdb 6KB

tst_saa7113.pre_map.cdb 27KB

tst_saa7113.sld_design_entry_dsc.sci 169B

tst_saa7113.(4).cnf.hdb 1KB

tst_saa7113.root_partition.map.info 1KB

tst_saa7113.db_info 152B

tst_saa7113.fit.summary 601B

tst_saa7113.fit.smsg 513B

tst_saa7113.pin 20KB

serv_req_info.txt 705B

tst_saa7113.qpf 911B

tst_saa7113.sim.rpt 7KB

tst_saa7113.map.rpt 59KB

tst_saa7113.tan.rpt 5KB

tst_saa7113.pof 512KB

tst_saa7113.flow.rpt 6KB

tst_saa7113.map.summary 465B

用户评论

暂无评论

Verilog HDL学习资料

对初学Verilog HDL比较有用的编程指导资料

9 2021-01-22
verilog HDL快速入门

设计流程,语法知识,仿真,设计练习阶段.

18 2020-09-19
Verilog HDL入门pdf

一本介绍入门者的，关于veriloghdl的书，浅显易懂

20 2020-05-28
Verilog HDL发展历史

Verilog HDL 语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用

8 2020-12-12
Verilog HDL双向开关

双向开关有:tran rtran tranif0 rtranif0 tranif1 rtranif1这些开关是双向的,即数据可以双向流动,并且当数据在开关中传播时没有延时。后4个开关能够通过设置合适的

22 2020-12-12
Verilog HDL行为建模

在3.3.3节中,我们已经对行为描述方式有个概念,这里对行为建模进一步的描述,并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模,一般是指用过程赋

11 2020-12-13
Verilog_HDL教程

一本不错的verilog语言学习的书，很全，很系统，也很容易理解。第一章：介绍VerilogHDL语言的发展历史和它的主要能力。第二章：提供HDL语言的速成指南。第三章：介绍VerilogHDL的基本

48 2019-09-26
Freescale Verilog HDL Coding

FreescaleVerilogHDLCoding

18 2019-09-23
Verilog HDL SPI module

以VerilogHDL撰寫的SPI模組,data為32-bit,測試過可用

26 2019-09-27
verilog HDL大量实例

王金明verilogHDL课本中的实例可实现并包括大量的测试文件

22 2020-03-21

SAA7113 Verilog HDL语言驱动做图像采集

文件列表

用户评论

推荐下载