暂无评论
具有整点报时,秒表,二十四/十二小时显示等功能。主要是采用51和c编程实现。基于proteus和keil仿真、
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码,采用自顶而下的设计方法对代码进行综合、适配、功能仿真,最后下载入Cyclone EP2C5T144的FPGA
所有源代码均经过作者自己调试通过。在quartus7.2环境下通过,包含仿真文件及7段二极管说明。实现了计时、清零、设置时间等基本功能
该数字时钟是用VHDL语言编写的,是完整的软件和硬件实现。内有详细的模块连接图、引脚连接图和详细的程序。
基于fpga的数字时钟,采用VHDL语言编写,可校时、校分,整点报时。
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned
基于NIOS的数字时钟,包含硬件设计和软件设计哦。。
一个简单的数字时钟程序,其中的date类派生于MFCCStatic基类。
经过一段时间的学习,自己写的FPGA实现的数字时钟,已经验证过了
关于数字时钟的vhdl做法,实现整点报时,校正等功能
暂无评论