本文提出了一种新的基于VHDL语言的组合数字电路测试码自动生成方法。
用户评论
推荐下载
-
键盘电路点阵测试码以及vhdl教学ppt
VHDL的键盘电路点阵测试码以及vhdl教学ppt
20 2019-09-21 -
基于VHDL语言的数字钟设计
基于Quartus II的数字钟设计 内含整个工程
20 2019-02-26 -
基于VHDL语言的数字跑表ISE软件
此代码采用VHDL语言在ISE软件上实现了数字跑表的功能，内部包含分频模块，级联计数模块，使能模块和七段译码模块等等。
41 2019-05-15 -
模拟与数字电路
适用于初学者 讲述的都是基本知识 模拟与数字电路
29 2019-02-17 -
数字电路验证SystemverilogChnEng
本资源包含sv的英文技术手册和中文开发手册，非常实用；是uvm开发的基础。SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（
32 2019-02-16 -
60进制数字电路
60进制计数器，74LS门电路，自动脉冲，包含555自动脉冲设计。
28 2019-02-22 -
数字电路实验范例
数字电路实验范例数字电路实验
26 2019-02-22 -
数字电路时钟设计
这是一篇数字时钟设计的文档，希望能帮到大家
30 2019-02-13 -
数字电路基础
数字电路专业书籍、包含模电、数电、PADS画图、整合整套资源
33 2019-03-12 -
数字电路课设
CD4060通过外接频率为32768Hz振荡电路经其内部的分频产生频率为2Hz的时基信号，并由端口3输出接到CD4017的时钟信号输入端口。经过CD4017的处理可以产生频率为 1s的闸门信号。用该信
47 2019-03-17
暂无评论