用cpld器件实现24位同步计数器的设计

是在Quaterse2中编写24位计数器的源代码，VHDL中编程用的

ED 24位计数器，有代码，运行成功，需要的朋友下去看看

proteus7.8实现的模为12的同步计数器，可以同时实现顺序和逆序两种功能。

应用PROTUS 编写的24秒计数器，其中的主要就是对程序的理解和应用

用vc++编程 实现计数器功能 即简单的计算功能

24-digit counter

本人计算机组成原理的一个课程设计,属于硬件实现的同步二-十进制计数器的实现,里面包括任务书、目录等完整的文档。

Verilog实现16位计数器(自增\自减\增减三种模式)

基于FPGA的24位计数器verilog HDL代码，实现显示个位数时不显示十位

带有reset,load的同步复位计数器，模为十.